¿Qué son las TIC? ¿Cuáles son las ventajas y desventajas?

TIC, prueba en circuito, es un método de prueba estándar para verificar defectos de fabricación y componentes defectuosos probando las propiedades eléctricas y las conexiones eléctricas de los componentes en línea. Comprueba principalmente las condiciones de circuito abierto y cortocircuito de componentes individuales en línea y varias redes de circuitos. Tiene las características de operación simple, velocidad rápida y localización precisa de fallas.

Flying Probe ICT básicamente solo realiza pruebas estáticas. La ventaja es que no necesita realizar accesorios y el tiempo de desarrollo del programa es corto.

Las TIC de lecho de aguja pueden probar funciones de dispositivos analógicos y funciones lógicas de dispositivos digitales, con una alta cobertura de fallas. Sin embargo, se requiere un dispositivo de lecho de aguja dedicado para cada placa y la producción y el funcionamiento del dispositivo. El ciclo de desarrollo del programa es largo.

1.2 Alcance y Características de las TIC

Comprobar el rendimiento eléctrico de los componentes en línea en el tablero terminado y la conexión de la red del circuito. Puede medir cuantitativamente resistencias, condensadores, inductores, osciladores de cristal y otros dispositivos, realizar pruebas funcionales en diodos, transistores, fotoacopladores, transformadores, relés, amplificadores operacionales, módulos de potencia, etc., y realizar pruebas funcionales en sistemas integrados pequeños y medianos. Circuitos, como todas las series 74, tipo de memoria, tipo de controlador común, tipo de conmutación y otros circuitos integrados.

Descubre defectos en el proceso de fabricación y defectos en los componentes probando directamente el rendimiento eléctrico de los dispositivos en línea. La clase de componente puede detectar valores de componente fuera de tolerancia, fallas o daños, errores de programa de clase de memoria, etc. Para el tipo de proceso, se pueden encontrar fallas como cortocircuito de soldadura, inserción incorrecta, inserción inversa, instalación faltante de componentes, pines levantados, soldadura virtual, cortocircuito de PCB, desconexión y otras fallas.

La falla probada se ubica directamente en el componente específico, el pin del dispositivo y el punto de red, y la ubicación de la falla es precisa. La reparación de averías no requiere mayores conocimientos profesionales. Al utilizar pruebas automatizadas controladas por programa, la operación es simple y la prueba es rápida y rápida. El tiempo de prueba de una sola placa es generalmente de unos pocos segundos a decenas de segundos.

1.3 Importancia

Las pruebas en línea suelen ser el primer proceso de prueba en producción, que puede reflejar el estado de fabricación de manera oportuna y favorece la mejora y mejora del proceso. Las placas defectuosas probadas por ICT pueden mejorar significativamente la eficiencia de la producción y reducir los costos de mantenimiento debido a la ubicación precisa de las fallas y su fácil mantenimiento. Debido a sus elementos de prueba específicos, es uno de los métodos de prueba importantes para el control de calidad en la producción moderna a gran escala.

Una breve introducción a la teoría de las pruebas de TIC

1 Método de prueba básico

1.1 Pruebas de dispositivos analógicos

Utilice amplificadores operacionales para las pruebas. Los conceptos de "tierra virtual" desde el punto "A" son:

∵Ix = Iref

∴Rx = Vs/ V0*Rref

Vs y Rref respectivamente Calcular la resistencia para fuentes de excitación e instrumentos. Después de medir V0, se puede calcular Rx.

Si Rx a medir es un capacitor o inductor, entonces Vs fuente de señal de CA y Rx está en forma de impedancia, también se puede calcular C o L.

1.2 Aislamiento (Protección)

El método de prueba anterior es para dispositivos independientes. Sin embargo, en el circuito real, los dispositivos están conectados entre sí y se afectan entre sí, de modo que Ix. y la referencia debe estar aislada durante la prueba (protección). El aislamiento es una técnica esencial para las pruebas en línea.

En el circuito anterior, debido a la conexión en derivación de R1 y R2, la ecuación de Ix ref y Rx = Vs/V0*Rref no se cumple. Durante la prueba, mientras los puntos G y F estén al mismo potencial y no fluya corriente a través de R2, Ix=Iref permanece y la ecuación de Rx permanece sin cambios. Conecte el punto G a tierra. Dado que el punto F es tierra virtual y el potencial de los dos puntos es igual, se puede lograr el aislamiento. En la práctica real, G y F tienen el mismo potencial a través de un amplificador operacional aislado. Los probadores de TIC pueden proporcionar muchos puntos de aislamiento para eliminar el impacto de los circuitos periféricos en las pruebas.

1.2 Prueba de IC

Para IC digital, se utiliza la prueba vectorial. La prueba vectorial es similar a la medición de la tabla de verdad: estimula el vector de entrada, mide el vector de salida y juzga la calidad del dispositivo mediante pruebas de funciones lógicas reales.

Por ejemplo: prueba de puerta NAND

Para probar un IC analógico, el voltaje y la corriente se pueden estimular de acuerdo con la función real del IC, y la salida correspondiente se puede medir como una prueba de bloque funcional.

2 Pruebas sin vectores

Con el desarrollo de la tecnología de fabricación moderna y el uso de circuitos integrados a muy gran escala, a menudo lleva mucho tiempo escribir programas de pruebas vectoriales para dispositivos, como el programa de prueba para 80386, un programador experto necesita casi medio año. La amplia aplicación de los dispositivos SMT ha hecho que el fenómeno de falla del circuito abierto del pin del dispositivo sea más prominente. Con este fin, la tecnología de prueba sin vectores de cada empresa, Teradyne lanzó MultiScan; GenRad lanzó la tecnología de prueba sin vectores Xpress.

2.1 Tecnología de prueba de unión analógica DeltaScan

DeltaScan utiliza protección contra descarga electrostática o diodos parásitos que se encuentran en casi todos los pines de dispositivos digitales y en la mayoría de los pines de dispositivos de señal mixta para probar una CC simple. La prueba actual se realiza en pares de pines individuales del dispositivo. Cuando se corta la alimentación a una determinada placa, el circuito equivalente de dos pines cualesquiera del dispositivo se muestra en la siguiente figura.

1 Aplique un voltaje negativo a tierra en el pin A, y la corriente Ia fluye a través del diodo de polarización directa del pin A. Mida la corriente Ia que fluye por el pin A.

2 Mantenga el voltaje del pin A, agregue un voltaje negativo más alto al pin B y la corriente Ib fluirá a través del diodo de polarización directa del pin B. Dado que la corriente de las clavijas A y B a tierra se comparte con la corriente en la resistencia del sustrato, la corriente Ia disminuirá.

3 Vuelva a medir la corriente Ia que circula por el pin A. Si Ia no cambia (delta) cuando se aplica voltaje al pin B, debe haber un problema de conexión.

El software DeltaScan combina los resultados de las pruebas de muchos pares de pines posibles en el dispositivo para producir un diagnóstico de fallas preciso. Los pines de señal, los pines de alimentación y tierra y los sustratos participan en las pruebas de DeltaScan, lo que significa que, además de la desconexión de los pines, DeltaScan también puede detectar fallas de fabricación, como componentes faltantes, conexiones inversas y cables de conexión desconectados.

La prueba estilo GenRad se llama Junction Xpress. También utiliza las características del diodo en el IC, pero la prueba se implementa midiendo las características espectrales (segundo armónico) del diodo.

La tecnología DeltaScan no requiere hardware de fijación adicional y se ha convertido en la primera tecnología recomendada.

2.2 Prueba de acoplamiento capacitivo de FrameScan

FrameScan utiliza acoplamiento capacitivo para detectar la desconexión de pines. Hay una sonda capacitiva en cada dispositivo, que excita una señal en un pin determinado y la sonda capacitiva capta la señal. Como se muestra en la figura:

1 El tablero de interruptores multidireccionales en el dispositivo selecciona la sonda capacitiva en un determinado dispositivo.

2 La placa de prueba analógica (ATB) del probador envía señales de CA a cada pin bajo prueba por turno.

3 La sonda capacitiva recoge y amortigua la señal de CA en el pin bajo prueba.

4 ATB mide la señal AC captada por la sonda capacitiva. Si un pin está conectado correctamente a la placa, se detectará una señal; si el pin está desconectado, no habrá señal.

La tecnología similar a GenRad se llama Open Xpress. El principio es similar.

Este dispositivo técnico requiere sensores y otro hardware y es un poco más caro de probar.

3 Tecnología de escaneo de límites Boundary-Scan

El probador de TIC requiere al menos un punto de prueba para cada nodo del circuito. Sin embargo, a medida que aumenta el nivel de integración de los dispositivos, las funciones se vuelven cada vez más fuertes, los paquetes se vuelven cada vez más pequeños, aumenta la cantidad de componentes SMT, aumenta el uso de placas multicapa y aumenta la densidad de los componentes de las placas PCB. es necesario colocar una sonda en cada nodo, es muy difícil agregar puntos de prueba, lo que aumenta los costos de fabricación, al mismo tiempo se vuelve difícil desarrollar una biblioteca de pruebas para dispositivos potentes y el ciclo de desarrollo se prolonga; Con este fin, el Joint Test Group (JTAG) promulgó el estándar de prueba IEEE1149.1.

IEEE1149.1 define varias características importantes de un dispositivo de escaneo.

Primero se definen los cuatro (cinco) pines que conforman el puerto de acceso de prueba (TAP): TDI, TDO, TCK, TMS, (TRST). La selección del modo de prueba (TMS) se utiliza para cargar información de control; Se define el controlador TAP. Se admiten varios modos de prueba diferentes, principalmente prueba externa (EXTEST), prueba interna (INTEST) y prueba de ejecución (RUNTEST). Finalmente, se propone el lenguaje de exploración de límites (Lenguaje de descripción de exploración de límites). información importante del dispositivo escaneado. Define los pines como tipos de entrada, salida y bidireccionales, y define el modo TAP y el conjunto de instrucciones.

Cada pin de un dispositivo con escaneo de límites está conectado a un registro de desplazamiento en serie. (SSR). Las unidades están conectadas entre sí y se denominan unidades de escaneo. Las unidades de escaneo están conectadas entre sí para formar una cadena de registro de desplazamiento, que se utiliza para controlar y detectar los pines del dispositivo. de múltiples dispositivos de escaneo juntos a través de sus TAP para formar una cadena de registro de límites continua. Agregar la señal TAP a la cabeza de la cadena puede controlar y detectar los pines de todos los dispositivos conectados a la cadena en lugar de dichos contactos virtuales. contacto físico con cada pin del dispositivo, reemplazando el acceso físico real con acceso virtual, eliminando una gran cantidad de almohadillas de prueba que ocupan espacio en la placa PCB y reduciendo los costos de fabricación de PCB y accesorios.

Como esto. Este tipo de estrategia de prueba puede utilizar un software especial para analizar puntos de circuito y dispositivos con funciones de escaneo al diseñar la capacidad de prueba de las placas PCB para determinar cómo colocar de manera efectiva un número limitado de puntos de prueba sin reducir la cobertura de la prueba, que es la forma más económica de reducir los puntos de prueba. y pines de prueba

La tecnología de escaneo de límites resuelve la dificultad de aumentar los puntos de prueba. Más importante aún, proporciona un método simple y rápido para generar patrones de prueba utilizando herramientas de software para convertir archivos BSDL en gráficos de prueba, como Teradyne's Victory. , Basic Scan y Scan Path Finder de GenRad, para resolver la dificultad de escribir bibliotecas de pruebas complejas.

El puerto de acceso TAP también se puede utilizar para implementar pruebas como CPLD, FPGA, etc. Programación en línea de Flash Memoroy (. Programa In-System o Programa On Board).

4 Nand-Tree

Nand-Tree es una tecnología de diseño de testabilidad inventada por Inter Company, solo encontramos este diseño. En el chip 82371 hay un archivo de programa general *.TR2 que describe su estructura de diseño. Podemos convertir este archivo en un vector de prueba para pruebas de TIC. La ubicación precisa de fallas y las pruebas estables tienen mucho que ver con el diseño de circuitos y PCB. En principio, requerimos que cada punto de la red del circuito tenga un punto de prueba para que el estado de cada dispositivo pueda aislarse sin afectarse entre sí. Se deben implementar requisitos de capacidad de prueba para el escaneo de límites y los diseños Nand-Tree.