¿Cómo funciona un filtro cruzado digital y cómo utilizarlo en los altavoces?

El filtro digital controlado por programa está compuesto por un circuito MC14490 y un divisor de frecuencia controlado por programa, y ​​su señal de entrada proviene del circuito de conformación del contador. MC14490 es un circuito producido por Motorola para eliminar la fluctuación de la señal. * * * Hay seis conjuntos de entradas y salidas, cada uno con un registro de 4 bits (integrador) y una unidad lógica que compara las entradas con el contenido del registro de desplazamiento. Un registro de desplazamiento desplaza la señal de entrada a cada bit del registro mediante una serie de pulsos de sincronización. Los pulsos de sincronización pueden ser generados por el oscilador en el chip (ver Figura 1), o pueden ser generados por un circuito de reloj externo y ingresados ​​a través de la entrada del oscilador.

El principio de funcionamiento básico de este filtro es: cuando llega el pulso de sincronización, si el estado actual de la señal de entrada es consistente con el estado anterior del registro, el estado de cada bit del registro de desplazamiento retroceder un bit, de esta manera, si el estado de entrada no cambia durante cuatro períodos de pulso de sincronización consecutivos, el estado de cada bit del registro de desplazamiento es el mismo y finalmente la señal se emite a través del inversor; El estado de entrada cambia durante este período, el desplazamiento de cada bit del registro se restaura a su estado de salida de registro original y el proceso anterior comienza de nuevo. La variación en el dominio del tiempo entre las señales de entrada y salida depende de las características de fluctuación de los bordes de la señal de entrada y de la frecuencia de la señal del reloj. Por lo tanto, para obtener una señal de salida libre de fluctuaciones, la frecuencia del reloj debe cumplir una condición: la señal de entrada no puede cambiar dentro de cuatro períodos de pulso de reloj consecutivos. Por lo tanto, cambiar la frecuencia de la señal de reloj ingresada por la entrada del oscilador cambia la frecuencia de corte del filtro de paso bajo del circuito antirrebote. Además, en el contador hay un divisor de frecuencia controlado por programa, cuya salida está conectada a la entrada del oscilador del MC14490. La CPU puede controlar el divisor de frecuencia programable para lograr un filtrado de paso bajo programable.

La Figura 2 es un diagrama de tiempos del funcionamiento del filtro. Se supone que cuando todos los bits del registro de desplazamiento se ingresan en un nivel bajo, la señal finalmente se emite en un nivel alto; de lo contrario, la señal de salida es de nivel bajo; En el flanco descendente del pulso de reloj 1, la señal de entrada alcanza un nivel bajo y se ingresa un nivel alto al primer bit del registro de desplazamiento. Cuando pasa el flanco descendente de este pulso, la señal de entrada vuelve a ser alta, lo que hace que todos los bits del registro de desplazamiento se restablezcan a nivel bajo, por lo que la secuencia de tiempo comienza de nuevo. Entre los flancos ascendentes de los pulsos de reloj 3 a 6, la señal de entrada permanece baja, por lo que se transfiere un nivel alto a los cuatro bits del registro de desplazamiento y la salida baja en el flanco ascendente del siguiente pulso de reloj. Después de N+1 pulsos de reloj, la fluctuación de entrada es baja y todos los bits del registro se establecen en nivel alto. Cuando llegan N+2 pulsos, el estado permanece sin cambios porque la entrada y la salida son de nivel bajo y el registro de desplazamiento; Todo el mundo está alto; después de N+3 pulsos, la señal de entrada es una señal clara de alto nivel; en el flanco ascendente de N+6 pulsos, la salida se vuelve alta porque cuatro niveles bajos se mueven al registro de desplazamiento.