Principios de diseño y métodos de producción de cursos de reloj digital.
Principio de diseño y diagrama de bloques
1. Composición del reloj digital
El reloj digital es en realidad un circuito de conteo que cuenta la frecuencia estándar (1 HZ). Dado que la hora de inicio del conteo no puede ser consistente con la hora estándar (como la hora de Beijing), es necesario agregar un circuito de corrección de tiempo al circuito. La señal horaria estándar de 1 HZ debe ser precisa y estable. Normalmente, los relojes digitales constan de un circuito oscilador de cristal de cuarzo. La Figura 3-1 muestra la estructura general de un reloj digital.
Figura 3-1 Diagrama de bloques del reloj digital
(1) Circuito oscilador de cristal
El circuito oscilador de cristal proporciona una señal de onda cuadrada estable y precisa de 32768 Hz al Reloj digital, que puede garantizar la precisión y estabilidad del reloj digital. Los circuitos osciladores de cristal se utilizan en relojes electrónicos analógicos y relojes electrónicos con pantalla digital.
(2) Circuito divisor de frecuencia
El circuito divisor de frecuencia divide la señal de onda cuadrada de alta frecuencia de 32768 Hz por 32768() veces para obtener una señal de onda cuadrada de 1 Hz para el segundo conteo del contador. . El divisor es en realidad un mostrador.
(3) Circuito de conteo de tiempo
El circuito de conteo de tiempo consta de un contador binario de dos bits, un contador binario de dos bits y un contador decimal de tiempo de bits. el contador binario de dos bits, el contador binario de dos bits es un contador de 60 bases, y el contador decimal de tiempo y el contador decimal de tiempo son contadores de 12 dígitos según los requisitos de diseño.
(4) Circuito controlador de decodificación
El circuito controlador de decodificación convierte el código 8421BCD emitido por el contador al estado lógico requerido por el tubo digital y proporciona suficiente corriente operativa para garantizar la funcionamiento normal del tubo digital.
⑸Tubo digital
Los tubos digitales generalmente incluyen tubos digitales de diodos emisores de luz (LED) y tubos digitales de cristal líquido (LCD). Este diseño proporciona tubos digitales LED.
2. Principio de funcionamiento del reloj digital
1) Circuito oscilador de cristal
El oscilador de cristal es el núcleo del reloj digital y garantiza la precisión y estabilidad del reloj. .
El circuito que se muestra en la Figura 3-2 es un circuito oscilador de cristal digital con salida de onda cuadrada, compuesto por puertas CMOS NO. En este circuito, el inversor CMOS U1, el cristal, el condensador y la resistencia forman un circuito oscilador de cristal, y U2 implementa la función de conformación para convertir la salida de onda sinusoidal aproximada del oscilador en una onda cuadrada ideal. La resistencia de retroalimentación de salida R1 proporciona polarización para la puerta NOT, lo que permite que el circuito funcione en la región de amplificación. Es decir, la puerta NOT funciona como un amplificador inversor de alta ganancia. Los condensadores C1 y C2 forman una red resonante con el cristal para controlar la frecuencia de oscilación y proporcionar un cambio de fase de 180 grados, de modo que la puerta NAND forma una red de retroalimentación positiva para realizar la función del oscilador. Dado que el cristal tiene estabilidad y precisión de alta frecuencia, la estabilidad y precisión de la frecuencia de salida están garantizadas.
La frecuencia del cristal XTAL es de 32768HZ. Este componente está especialmente diseñado para circuitos de reloj digital y su baja frecuencia es beneficiosa para reducir la cantidad de divisores de frecuencia.
En el manual correspondiente se puede encontrar que C1 y C2 son ambos de 30 pF. Cuando se requiere mayor precisión y estabilidad de frecuencia, se puede conectar un condensador de corrección y se pueden tomar medidas de compensación de temperatura.
Debido a la impedancia de entrada extremadamente alta del circuito CMOS, la resistencia de retroalimentación R1 se puede seleccionar para que sea de 10 mω. Una mayor resistencia a la retroalimentación es beneficiosa para mejorar la estabilidad de la frecuencia de oscilación.
74HC00 se puede utilizar como circuito de puerta NO.
Figura 3-2 Oscilador de cristal COMS
2) Circuito divisor de frecuencia
Normalmente, la frecuencia de salida del oscilador de cristal de un reloj digital es mayor. Para obtener una segunda entrada de señal de 1 Hz, la señal de salida del oscilador debe dividirse en frecuencia.
El circuito que suele implementar el divisor de frecuencia es un circuito contador, que generalmente se implementa con un contador binario multietapa. Por ejemplo, el múltiplo de división de frecuencia de la señal de oscilación de 32768 Hz a 1 hz es 32768 (215), es decir, el contador que implementa esta función de división de frecuencia equivale a 15 contadores binarios. Los contadores binarios de uso común incluyen 74HC393, etc.
Este experimento utiliza CD4060 para formar un circuito divisor de frecuencia.
CD4060 puede lograr la división de frecuencia más alta en circuitos integrados digitales y también contiene la puerta NOT requerida para el circuito oscilador, lo que lo hace más conveniente de usar.
CD4060 es un contador binario con una cuenta de 14, que puede dividir la señal de 32768 HZ en 2 HZ. Su diagrama de bloques interno se muestra en la Figura 3-3. Como se puede ver en la figura, el extremo de entrada del reloj del CD4060 tiene dos puertas NOT conectadas en serie, por lo que las funciones de oscilación y división de frecuencia se pueden realizar directamente.
Figura 3-3 Diagrama de bloques interno del CD 4046
3) Dispositivo de cronometraje
Las unidades de cronometraje a veces incluyen conteos, conteos de minutos y conteos de segundos.
La unidad de conteo de horas es generalmente un contador binario de 12 bits, y su salida tiene la forma de un código 8421BCD de dos dígitos; las unidades de conteo de minutos y segundos son contadores hexadecimales y su salida; También es un código 8421BCD.
Generalmente, el contador de base 10 74HC390 se utiliza para realizar la función de conteo de la unidad de conteo de tiempo. Para reducir la cantidad de dispositivos, se selecciona 74HC390 y su diagrama de bloques lógico interno se muestra en la Figura 2.3. Este dispositivo es un contador asíncrono dual 2-5-10, cada contador está equipado con un terminal de compensación asíncrono (alto nivel activo).
Figura 3-4 Diagrama de bloques lógicos internos del 74hc 390 (1/2)
La segunda unidad de conteo es un contador de 10 dígitos, por lo que no hay necesidad de conversión decimal. Simplemente conecte QA con CPB (activo en el flanco descendente). CPA (flanco descendente no válido) está conectado a la señal de entrada de 1 HZ, y Q3 se puede conectar al CPA de la unidad de conteo de diez dígitos como señal de transporte ascendente.
El segundo contador decimal es un contador hexadecimal y debe convertirse en un contador hexadecimal. El método de conexión del circuito para convertir un contador de 10 decimales en un contador hexadecimal se muestra en la Figura 3-5, en la que Q2 se puede conectar al CPA de la unidad de conteo como una señal de transporte ascendente, con varios bits.